1/5/10

DIALOG(R) File '347: JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

03574782 **Image available**

SEMICONDUCTOR MEMORY

PUB. NO.: 03-237682 [JP 3237682 A]
PUBLISHED: October 23, 1991 (19911023)

INVENTOR(s): TSUJIMOTO AKIRA

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 02-033022 [JP 9033022]

FILED: February 13, 1990 (19900213)

INTL CLASS: [5] G11C-011/409

JAPIO CLASS: 45.2 (INFORMATION PROCESSING -- Memory Units); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: P, Section No. 1301, Vol. 16, No. 24, Pg. 20,

January 21, 1992 (19920121)

ABSTRACT

PURPOSE: To speed up access by setting the driving power source of a sense amplifier to be an external power voltage and the driving power source of a control signal in a transfer gate to be the output signal of a power voltage conversion circuit, which is an internal power voltage.

CONSTITUTION: A clock generation circuit for array control 6 having the genera tion circuit for transfer gate control signal .phi.TG 6a and the generation circuit for word line control signal .phi.WL, and a reference potential generation circuit 7 are driven with the output (Vint) of the power voltage conversion circuit 8 as a pseudo power source. The external power voltage (Vext) 1 drives a peripheral circuit 3, an output circuit 4 and a sense amplifier 5a. Then, the external power voltage Vext is used instead of the internal power voltage Vint as the power source for driving sense amplifier, and the power voltage conversion circuit Vint drives the word line control signal .phi.WL and a transfer gate activating signal .phi.TG with the power source of the clock generation circuit for array control 6 as the output Vint of the power voltage conversion circuit. Thus, the impression of a high voltage for a memory cell part is suppressed while high speed differential amplification is realized.

1

19 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平3-237682

fint. Cl. 5

識別記号

庁内整理番号

49公開 平成3年(1991)10月23日

G 11 C 11/409

8323-5B G 11 C 11/34

353 C

審査請求 未請求 請求項の数 2 (全8頁)

図発明の名称

半導体メモリ

②特 頭 平2-33022

②出 願 平2(1990)2月13日

@発明者 辻 7

明 東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目7番1号

四代 理 人 弁理士 桑井 清一

明細管

1. 発明の名称 半導体メモリ

2. 特許請求の範囲

(1) センスアンプとメモリセルアレイの接続制御を行うトランスファゲートを有する半導体メモリにおいて、前記センスアンプの駆動電源を外部電源電圧とし、前記トランスファゲートの制御信号の駆動電源を内部電源電圧たる電源電圧変換回路出力信号とすることを特徴とする半導体メモリ。(2) 前記トランスファゲートの制御信号を出力するトランスファゲートの制御信号を前記電源電圧変換回路の出力電位以上に昇圧する手段を有することを特徴とする特許誘求の範囲第1項記載の半導体メモリ。

3. 発明の詳細な説明 【産業上の利用分野】

本発明は半導体メモリに関し、特に内部電源電圧を出力する電源電圧変換回路を有する半導体メモリに関する。

[従来の技術]

半導体メモリは微細加工技術の進歩と共に、 集 程度の向上が成されてきた。 特にダイナミック型 ランダムアクセスメモリ(以下、 DRAMと称す) では、メモリセルの構造が簡単であるため、 高鉱 積化が可能であり、 現在 16 Mビット DRAMの 開発が行われている。 16 Mビット DRAMでは、 ホットキャリアによるトランジスタ特性の劣化、 消費電力の増加を防ぐため、 内部電源電圧を降下 する方式が提案されている。

第2図は電源電圧変換回路を用いたDRAMの 従来例を説明するための構成図である。この例の 場合、電源電圧変換回路8の出力(Vint)を疑似 電源としてセンスアンプ5a、リファレンス電位 発生回路7を駆動し、耐辺回路3、出力回路4、 トランスファゲート制御信号発生回路6aおよび ワード線制御信号発生回路6bを有するアレイ制 御用クロック発生回路6はそれぞれ外部電源電圧 (Vext) 1により駆動される。第3図は従来例の アレィ回路5の回路図である。 アレイ回路5はセ ンスアンプ部 5 a、 トランスファゲート部 5 b. メモリセルアレイ部5cより構成される。 尚、同 図中のセンスアンア部5aにおいて、11,14, 15はPチャネル型MOSトランジスタ(以下、 MOSPTと称す)、 13, 16, 17はNチャ ネル型MOSトランジスタ(以下、MOSNTと 称す)、12はインパータ、BL'、BL'、 ツト線であり、また、同図中のメモリセルアレイ 部5cにおいて、20,22,23,24はM0 SNT、21はキャパシタ、BL、BLはビット 線であり、また、同図中のトランスファゲート部 **5bにおいて、18,19はビット線BLとBL** [・]、 BLとBL との電気的接離を可るMOSN Tである。第4回は理想的な電源電圧変換回路8 の出力特性を示し、電源電圧変換回路出力Vintの 最大組Vaaxは外部電源電圧の増大においても通常 3. 3 V ~ 4. 0 V程度の値に設定される。第5 図は従来例の動作を説明するためのタイミングチ ャートである.

以下、従来例の動作説明を簡単に行う。 RAS (ローアドレスストロープ) の活性化後、ピット 缺パランス信号すPがリセットされる。 その後、下 AS活性化時にラッチされた行アドレスにより通 択されたワード線の制御信号のVLが活性化し、の WLをゲート入力とする複数のメモリセルが選択さ れる。いま、MOSNT20と、容量21で構成 されたメモリセルが"1"レベル(MOSNT2 0 のソース電位がビット線BLよりも高い状態) を保持しているとすると、 ワード線制御信号 ø VL の活性化によりMOSNT20が導通状態となり、 メモリセル容量CSとビット終容量CBの容量分割 により決定される電位

 $\Delta V = \frac{CS}{CB+CS} (Vx-VR)$ だけピット練BLおよびBL'のレベルが上昇す

る。ここで、Vxはメモリセルの初期電位であり、 V Rはピット線の初期レベルである。 尚、 通常 V R は1/2Vint程度に設定される。 そして、ビット 線にメモリセル情報が伝達された後、 センスアン プ活性化信号のaが活性化し、 センスアンプ5a が電源電圧変換回路出力Vintおよび外部接地電圧 VSSの印加により駆動されると同時に、トランス ファゲート制御信号øTGがリセットされる。 この 制御信号øTGのリセットによりMOSNT18, 19が非導通状態となるため、ピット線BLとB L'および<u>BL</u>と<u>BL'</u>とは電気的に切り離され る。そして、上記センスアンプ活性化信号のaの 活性化後のT1の後に、センスアンプ5aによる差 動増幅が完了し、ビット線BL′は内部電圧Vin t、BL は接地電位に達し、BL, BLはそれぞ れV8+△V、VRレベルを保つ。その後、RAS リセットにより、トランスファゲート制御信号の TGが活性化してMOSNT18,19が導通状態 となり、ビット繰BLとBL'および $\overline{f BL}$ と $\overline{f BL}$ ーがトランスファゲート5bを介して再び接続さ

れる。これによりビット練BL' およびBL' が 持つリフレッシュデータがワード線制御信号øVL がリセットするまでの内部遅延により決定される ある一定時間内にメモリセルに書き込まれる。

[典明が解決しようとする課題]

上述した従来の半導体メモリは、第4.図に示し たように外部電源電圧 Vextより低レベルに設定さ れる電源電圧変換回路の出力Vintを顕似電源とし てセンスアンブを駆動しているため、 差動増幅時 間t1が増加し、アクセスの高速化が困難であると 言う欠点がある。

また、 このような従来の構成では、 メモリを支 確なく動作させるためには、 電流能力および周波 数応答に優れた電源電圧変換回路を必要とすると 言う欠点がある。

[課題を解決するための手段]

本顧の第1の発明に係る半導体メモリは、 セン スアンプとメモリセルアレイの接続制御を行うト

ランスファゲートを有する半導体メモリにおいて、 前記センスアンプの駆動電源を外部電源電圧とし、 前記トランスファゲートの制御信号の駆動電源を 内部電源電圧たる電源電圧変換回路出力信号とす ることを特徴とする。

また、本顧の第2の発明に係る半導体メモリは、 上記の発明における、前記トランスファゲートの 制御信号を出力するトランスファゲート制御信号 発生回路が、当該トランスファゲートの制御信号 を前記電源電圧変換回路の出力電位以上に昇圧す る手段を有することを特徴とする。

[典明の従来技術に対する相違点]

上述した従来の半導体メモリに対し、本発明はトランスファゲート制御信号の発生をするアレイ制御用クロック発生回路の駆動には内部電源電圧たる電源電圧変換回路出力(Vint)を使用し、センスアンプの駆動には外部電源電圧(Vext)を用いると言う相違点を有する。

ミングチャートである。動作シーケンスは従来例と同様であるので、ここでは従来例との相違点について説明を行う。RASが活性化された後、ビット線パランス信号ΦPがリセットされ、ワード線制御信号ΦWLが活性化される。ここに、ワード線制御信号ΦWLは内部電源電圧Vint以上(βVint:β>1)にブーストされ、この信号ΦVLをゲート人力とする複数のメモリセルを優っている。RAS活性化より制御信号ΦTGが接地レベル(VSS)にリセットされると、MOSNT18。19が非導置気的に切り離される。

ここで、本実施例では、センスアンプ 5 a の駆動は外部電源電圧 V extで行われるため、従来例に較べて差動増幅が高速に行われる。すなわち、本実施例の差動増幅時間 t 2は従来の t 1より短い(t 2 < t 1)。そして、センスアンプ 5 a による変動増幅完了後、センスアンプ 5 a 側のピット線 B し・、B L ー はそれぞれ外部建源電圧 V extレベル、

[実施例]

第1図は本発明の一実施例の構成図である。尚、 従来例と同一部分には同一符号を付して重複する 説明は省略する。 本実施例の場合、 電源電圧変換 回路8の出力(Vint)を擬似電源としてトランス ファゲート制御信号 øTGの発生回路6aおよびワ ード線制御信号のVLの発生回路を育するアレイ制 御用クロック発生回路6とリファレンス電位発生 回路?を駆動している。また、外部電源電圧(V ext) 1により周辺回路3、出力回路4、センスア ンプ5aを駆動している。第6回に本実施例のア レイ回路5の回路図を示す。 構成上の従来例との 相違点はセンスアンプ駆動用電源として内部電源 電圧 Vintに代えて外部電源電圧 Vextを用いてい ることである。 また、アレイ制御用クロック発生 回路6の電源を電源電圧変換回路出力Vintとした ことから、ワード線制御信号の肌、トランスファ ゲート活性化信号 of Cは電源電圧変換回路 Vintに より駆動される。

第7図は本実施例の動作を説明するためのタイ

接地VSSレベルとなり、メモリセル5c側のビッ ト線BL,BLは従来例と同様にそれぞれVR+△ V、 V Rレベルを保つ。 そして、 R A S リセット時、 トランスファゲート制御信号φTGが活性化すると、 トランスファゲートSbを介してセンスアンプ5 aとメモリセル5cが電気的に接続される。 この 時、制御信号 ø TGは電源電圧変換回路出力(V in T) を顕似電源として駆動される。ここで、トラン スファゲート制御信号øTGのレベルは、ビット線 の速やかな充電を支障なく達成するため、トラン スファゲート制御信号発生回路6aに備えられた プースト回路により内部電源電圧 Vint以上の所定 レベル(α・Vint: α>1)に持ち上げられる。 すなわち、øTGレベルにはセルトランジスタのホ ットキャリアによる特性劣化などを妨ぐため、す TGのプースト期間 t 3内にピット線BLのレベルが 信頼性上の許容電位を超えない程度(Vintを許容 電位に設定している場合はVintを超えない程度) で、且つ、ビット線BLの充電が許容電位まで連 やかに充電できるようなレベルに設定される。

特閒平3-237682 (4)

第8図は本発明の他の一実施例の構成図である。 本実施例においてはワード線制御信号すVLの駆動 電源を外部電源電圧Vextとしている。この場合に おいてもトランスファゲート制御信号øTGは内部 電源電圧 Vintで駆動されるため、メモリセル部 5 cには Vint以上の電圧が印加されることはない。 また、本実施例において、 Vext=5 Vの時、 Vi nt=3.3Vに設定することにより、前記実施例 と異なってワード線の制御信号oVLのプーストを 行う必要がなくなるので、 前記実施例より電源電 圧変換回路8は電流能力が更に低いものでも良い という利点がある。

成できるという効果がある。また、電源電圧変換 回路の電流供給能力も抑制でき、 製造コストの低 波などを図ることができるという効果がある

4. 図面の簡単な説明

第1図は本発明の一実施例に係る半導体メモリ の構成図、 第2図は従来例に係る半導体メモリの 構成図、 第3図は従来例のアレイ回路の回路図、 第4図は電源電圧変換回路の出力特性を示すグラ フ、第5図は従来例の動作説明のためのタイミン グチャート、 第6図は本発明の一実施例に係るア レィ回路の回路図、 第7図は本発明の一実施例の 動作説明のためのタイミングチャート、第8回は 本発明の他の一実施例に係る半導体メモリの構成 図である.

[発明の効果]

以上説明したように本発明は、 センスアンブと メモリセルとの接続制御を行うトランスファゲー トの制御信号φTGを内部電源電圧たる電源電圧変 換回路の出力で、 センスアンプを外部電源電圧で それぞれ駆動することにより、 メモリセル部への 高電圧印加を抑制しながら、 高速な差勤増幅が建

1 . . . 外部電源、

5a・・・センスアンブ.

5 6 ・・・トランスファゲート

5c・・・メモリセルアレイ

6 a・・・トランスファゲート制御信号発生回路、

8・・・電源電圧変換回路、


øTC・・・トランスファゲート 制御信号、

Vext···外部電源電圧、


Vint··内部電源電圧。

日本電気株式会社 特許出願人


代理人 弁理士




第 4 図




第1図





-635-






第5図







第8図